半導体用語集

原子層堆積法（ALD）

原子層堆積法（ALD）は、逐次的な自己制限的表面反応に基づく気相薄膜形成技術である。高いアスペクト比を持つ構造に対しても、サブナノメートルの膜厚制御と下地形状に沿った薄膜形成が可能である。高アスペクト比への適合性を必要とするアプリケーションに特に有効。寄生するCVD反応を避けるために、前駆体の投入・パージ効率・温度ウィンドウ（ALDウィンドウ）・表面化学反応を考慮する必要がある。

後工程

半導体製造工程の最終段階で、前工程に続く。後工程では、加工完了したウェハーをチップに分離し、パッケージに組み立て、テストする。

キャパシタ（コンデンサ）

電荷を蓄えることができる受動的な電気部品。対応する物理的特性はキャパシタンスと呼ばれ、所定の印加電圧に対してどれだけの電荷を蓄えることができるかを示す。キャパシタは、電気ネットワークのインピーダンスを調整するために使用できるリアクティブ・コンポーネントを提供し、電源と負荷の間で最大限の電力伝達を可能にする。

真空キャパシタは、RFインピーダンス整合ネットワークにおいて最も重要なコンポーネントの一つである。真空キャパシタは、1つの値に固定することも、定義されたキャパシタンス範囲で可変することもできる。

CE！(コピーイグザクト)

原材料、半製品、完成品の形状、適合性、機能に影響を与える可能性のあるすべての製造工程を、顧客からの明確な通知と承認なしに固定し、変更しないことを要求する方針。これは半導体業界全体の基準であり、顧客が常に一貫した製品性能を受け取ることを保証する。

クリーンルーム

空気品質、温度、湿度、その他の環境要因が厳重に管理され、汚染のリスクを最小限に抑える高度に制御された無塵施設。クリーンルームは、マイクロプロセッサー、メモリーチップ、電子部品の製造によく使用され、最新技術の信頼性と性能を確保する上で重要な役割を果たしている。

導体

電流が流れやすい材料または物質。一般に、銅、アルミニウム、銀、金などの金属は優れた導電体である。電子機器の製造に不可欠な部品であり、その性能と信頼性に重要な役割を果たす。

クリーンウェア

クリーンルーム内で作業員が着用する防護服は、清浄な状態を保つために重要な役割を果たしている。小さな粒子や微生物であっても、繊細なプロセスや製品に大きな影響を与える可能性がある。

したがって、防護服は着ている人を守るものではなく、むしろ環境を守るものなのだ！

成膜

ウェハーの表面に材料の薄い層を形成するプロセス。これらの材料は、導電性（金属）または誘電性（絶縁性）のいずれかであり、特定の電気的用途に使用される。成膜技術はさまざまで、一般的な方法としては、プラズマエンハンスト化学気相成長法（PECVD）、化学気相成長法（CVD）、スパッタリング、原子層成長法（ALD）などがある。ALDは原子スケールで成膜するもの。

Deep Reactive Ion Etching (DRIE)

Deep Reactive Ion Etching (DRIE)は、シリコンにおける高アスペクト比構造の製作に最適化された異方性プラズマエッチング技術である。最小限の横方向エッチングで深いトレンチとビアを実現できるため、MEMS、TSV形成、高度なウェーハレベル統合における重要なプロセスとなっている。

ドライエッチング

ドライエッチングは、制御された異方的な方法で薄膜や基板をエッチングする気相プロセス（主にプラズマを使用）による材料除去技術である。高い解像度と精密なプロファイル制御が可能なため、現代のマイクロ・ナノ微細加工で主流となっている。ドライエッチングでは、反応性ガスを真空チャンバー内に導入し、エネルギー源（一般にはRF電力）によって活性化させてプラズマを形成する。その結果、イオンと中性ラジカルという化学種が生成され、化学反応と物理的イオンボンバードメントの組み合わせによって表面と相互作用する。この相乗効果により、パターン忠実度の高い異方性エッチングが可能になる。

エッチング

ウェハーの表面から不要な物質を選択的に除去し、所望の形状やパターンを形成するプロセスは、エッチングとして知られている。メタルエッチングでは導電性（金属）材料を除去し、絶縁膜エッチングでは誘電性（絶縁）材料を除去します。絶縁材料の強い原子結合を破壊するためには、より高いエネルギー、つまりより高いRFパワーが必要となる。

一般的な手法のひとつであるプラズマ・エッチングは、選択性、表面粗度、アスペクト比依存性といった業界の課題に対処するもので、特にシリコン貫通電極（TSV）のような高アスペクト比（HAR）形状の形成に適している。原子層エッチング（ALE）は原子スケールでエッチングを行うもので、FinFETトランジスタのゲートオールアラウンド（GAA）のような複雑な3D形状を作るために利用される最先端技術である

フラット・パネル・ディスプレイ（FPD）

小型で薄い電子ディスプレイ技術を使用してスクリーン上に画像を表示する装置。FPDは通常、モニター、テレビ、スマートフォン、タブレット端末に使用される。

前工程

半導体製造プロセスの2つの主要な段階のうちの最初の段階。

前工程には、ウェーハ前処理、酸化、成膜、フォトリソグラフィー、エッチング、ドーピング、イオン注入、アニール、研磨などの工程が含まれる。各工程は、集積回路（IC）の製造中に複数回繰り返されることがある。これらの詳細な前工程の工程は、高品質の半導体デバイスを製造するために不可欠である。

ジェネレータ

半導体製造装置に信頼性の高い安定したRF電源を供給する。半導体製造装置は、正しく動作し、高品質の半導体製品を製造するために、安定かつ正確な電力供給を必要とする。

RFジェネレーターは通常、インピーダンス整合ネットワークやフィルターとともに使用される。RFジェネレーターの出力電力は、アプリケーションによって数ミリワットから数キロワットの範囲である

インピーダンス整合ネットワーク

供給側のインピーダンスを伝送線路または負荷側のインピーダンスに整合させるために使用される回路。その目的は、供給側から負荷側への電力伝達を最大化すると同時に、供給側に戻る電力の反射を最小化することである。

マッチング・ネットワークは、信号源と負荷のインピーダンスが信号の周波数やプラズマ・チャンバーの状態によって大きく変化するRF回路やマイクロ波回路で一般的に使用される。インピーダンス整合ネットワークの設計は、周波数、電力、定格電圧、定格電流、供給側と負荷側のインピーダンスなど、回路の特定の要件を考慮する。

インピーダンスを整合させるリアクタンス素子は、多くの場合、1つまたは複数の可変キャパシタであり、多くのアプリケーションに関係する高電力のため、可変真空コンデンサは、現代の半導体製造プロセスで使用される信頼性の高いインピーダンス整合ネットワーク用のリアクタンス素子として広く使われている

集積回路（マイクロチップも参照）

シリコンなどの半導体材料でできた小型の電子デバイス素子。集積回路には、トランジスタ、ダイオード、抵抗器、コンデンサーなど、多数の機能電子部品が含まれる。これらの部品は1枚の半導体材料上で相互に接続されており、通常は大きなウェハー上に小さなチップとして形成される。

MEMS

MEMS（マイクロ・エレクトロ・メカニカル・システム）デバイスは、半導体チップ上のエレクトロニクスと統合された、小型化された機械・電気機械素子である。MEMSの物理的寸法は、数ミリメートルから1マイクロメートル未満の範囲に及び、これは人間の髪の毛の幅よりも何倍も小さい。

マイクロチップも参照（集積回路）

シリコンなどの半導体材料でできた小型の電子デバイス素子。集積回路には、トランジスタ、ダイオード、抵抗器、コンデンサーなど、多数の機能電子部品が含まれる。これらの部品は1枚の半導体材料上で相互に接続されており、通常は大きなウェハー上に小さなチップとして形成される。

ムーアの法則

集積回路（マイクロチップ）内のトランジスタ数が2年ごとに2倍になり、計算能力が指数関数的に向上し、トランジスタあたりのコストが低下するという法則。この法則は、ゴードン・ムーアによる1965年の観察に基づいている。

NAND / 3D NAND

スマートフォン、ソリッドステートドライブ（SSD）、USBメモリなどの電子機器に使用されるフラッシュメモリー技術。電源を切ってもデータを保持できることから「不揮発性メモリ」と呼ばれる。3D NANDは、NANDメモリセルを垂直方向に積み重ねて記憶密度を高めたメモリアーキテクチャである。

ナノメートル（nm）

メートルの10億分の1に相当する測定単位。半導体業界では一般的に、トランジスタの主要寸法を測定するために使用される。

OEM

OEM（Original Equipment Manufacturer）とは、他社が最終製品に使用する部品や製品を製造する企業。OEMは、政府や業界の基準を遵守し、その部品や製品が設計仕様に従って信頼かつ安全に動作することを保証する。半導体業界では、OEMは通常装置メーカーを指す。

プラズマ

プラズマとは固体、液体、気体ではない物質の4番目の状態である。プラズマはイオン、電子、ラジカルから構成される。自然界で最も大きなプラズマは太陽である。半導体製造では、窒素、アルゴン、塩素などさまざまなガスを用いてプラズマチャンバー内でプラズマを発生させる。これらのガスは、直流高電圧、マイクロ波、高周波（RF）などのさまざまなエネルギー源によってプラズマ状態に励起される。

プラズマチャンバー

プラズマは、成膜またはエッチングプロセス用に調整された専用のプラズマチャンバー内で生成される。これらのチャンバーは、プロセスに対して不活性な材料で構成され、主に耐腐食性のステンレス鋼やセラミックで作られている。

プラズマ生成にはいくつかのコンポーネントが不可欠であるRFジェネレーターは、ガスをイオン化するためのRF電力を供給する。チャンバー内のプラズマを正確に制御することは、各ウェハーの個々のチップの性能を最適化するために極めて重要である。

物理的気相成長法（PVD）

物理的気相成長法（PVD）は、真空を利用した薄膜形成技術であり、気化とそれに続く凝縮によって、材料が固体ソースから基板へと物理的に移動する。半導体やMEMSの製造において、金属や一部の誘電体層を高純度かつ制御された厚さで形成するために広く使用されている。PVDでは、熱蒸発（抵抗加熱または電子ビーム加熱）またはスパッタリング（アルゴンなどの不活性プラズマからの高エネルギーイオンによってターゲットから原子を弾き出す）によってソース材料が気化される。これらの原子は真空中を移動し、基板上に凝縮して薄膜を形成する。

プラズマエンハンスト化学気相成長法

プラズマエンハンスト化学気相成長法（PECVD）は、比較的低い基板温度で前駆体ガスの化学反応を活性化するためにプラズマを利用する薄膜形成技術である。半導体やMEMS製造における誘電体層や保護層の成膜に広く用いられている。

PECVDでは、反応性ガス（シラン・アンモニア・酸素など）を真空チャンバーに導入し、RF電力でプラズマを発生させる。プラズマはガス分子を反応種（ラジカルやイオン）に解離させ、基板表面への成膜を100～400 °C程度の温度で行うことができる。

プラズマエッチング

プラズマエッチングは、プラズマ中で生成される反応種を使用して、基板から材料を高精度に除去するドライエッチング技術である。半導体やMEMS製造の中核プロセスであり、リソグラフィマスクにより下層の制御されたパターン転写を可能にする。プラズマエッチングは、RF電力を使用して低圧条件下でプロセスガスをイオン化し、イオン・ラジカル・電子の混合物を生成する。材料の除去は、化学反応（中性ラジカルによるもの）と物理的スパッタリング（イオンボンバードメントによるもの）の組み合わせによって行われ、これらのメカニズムのバランスがエッチング特性を決定する。

太陽光発電（PV）

太陽光発電（PV）とは、半導体材料を用いて光を直接電気エネルギーに変換する技術およびその基礎となる物理プロセスを指す。太陽光発電の中核となるのは、半導体（最も一般的にはシリコン）のp-n接合である。十分なエネルギーを持つ光子が吸収されると、電子と正孔のペアが生成される。接合部に内包された電界がこれらの電荷キャリアを分離し、電子と正孔を反対側の電極に誘導し、回路を閉じることで電力を生成する。

RF乾燥

RF乾燥（高周波乾燥）とは、誘電乾燥技術のひとつで、電磁界（通常はMHz帯）を用いて材料を加熱し、水分を除去する手法である。このプロセスは、繊維・木材加工・食品などの産業で一般的である。このプロセスは誘電加熱によるものであり、極性分子（主に水）が交流電界に追従しようとするため、内部エネルギーが散逸し、材料全体が均一に加熱される。これは主に表面からの熱伝達による従来の熱乾燥とは対照的である。

半導体

純粋な導体や絶縁体とは異なり、導電状態と絶縁状態の間を遷移するユニークな能力を持つ物質。代表的な半導体はシリコン、ゲルマニウム、ガリウムヒ素（化合物半導体）である。

半導体は、導体と絶縁体の間でその状態を変化させ、ON/OFFスイッチングを可能にする。

半導体に不純物原子をドーピングすることによって、つまり、過剰な電子を持つ不純物原子（n 型ドーピング）、またはドーピングされていない半導体よりも少ない電子を持つ不純物原子（p型型ドーピング）を意図的に加えることによって、ドーピングされた半導体内の電荷キャリアの移動度が変化し、導電状態にすることができる。

ケイ素

原子番号14（電子数14）の化学元素（Si）。シリコンの重要性はその希少性ではなく、その豊富さにある。シリコンは地殻中で酸素に次いで2番目に多い。半導体特性はシリコンの際立った特徴である。純粋な導電性物質や絶縁性物質とは異なり、半導体は導電状態と絶縁状態の間を遷移するユニークな能力を持っている。この特性は、トランジスタの開発において極めて重要であり、0と1の表現を可能にする2進コードの基本的な基盤でもある。

太陽電池ウ

太陽電池ウェハーは、太陽光発電（PV）用途向けに特別に設計されたシリコンベースの半導体基板で、光を電気エネルギーに変換する太陽電池の基礎を形成する。通常、単結晶（Cz成長）または多結晶シリコンのインゴットから製造され、ワイヤーソーで厚さ120～180μmのウェハーに加工される。単結晶ウェハーは優れた電子特性（高い少数キャリア寿命、低い欠陥密度）を提供し、多結晶ウェハーはコスト面で有利である。

技術ノード

集積回路（IC）またはチップを製造するための特定の製造プロセスとその設計ルールを指す。ノードが異なれば、回路の世代やアーキテクチャも異なる。単位は通常ナノメートル（nm）である。

薄膜成膜

プラズマエンハンスト化学気相成長法（PECVD）、化学気相成長法（CVD）、原子層成長法（ALD）など、さまざまなを用いて、基板（通常は半導体ウェハー）上に材料の薄膜を形成すること。これらの方法では、数ナノメートルから数ミクロンの薄膜が得られる

薄膜

薄膜とは、特定の電気的・光学的・機械的・化学的特性を付与するために、基板（通常は半導体ウェハー）上に形成された、厚さ数ナノメートルから数マイクロメートルの材料の層である。微細加工では、薄膜は厚さ・組成・応力・均一性を厳密に制御して設計される。その特性は、成膜条件・微細構造・界面品質に強く影響される。成膜技術は、スパッタリングや蒸着などの物理的気相成長法（PVD）と、LPCVDやPECVDなどの化学的気相成長法（CVD）に大別される。原子層堆積法（ALD）のようなより高度な方法は、オングストロームレベルの膜厚制御と高アスペクト比構造への適合性が要求される場合に使用される。

スルーシリコンビア（TSV）

スルーシリコンビア（TSV）とは、シリコンウェーハを垂直方向に貫通する電気接続のことである。従来のチップのように表面に沿って信号伝達するのではなく、TSVでは異なる層を垂直方向に接続することができる。

可変キャパシタンス

可変キャパシタンスは、外部条件や設計パラメータの関数として変化する静電容量を示すシステムまたはデバイスを指す。静電容量が固定ではなく調整可能であることで、電子部品とマイクロシステムの両方において重要な概念である。最も単純な形では、キャパシタンスは形状や材料特性（すなわち電極面積、電極間距離、誘電率）に依存する。したがって、可変キャパシタンスは、機械的または電気的にこれらのパラメータの一つ以上を変化させる。

一般的には、機械的可変キャパシタ（プレートの重なりやギャップなどが変化する）、バラクタダイオード（印加電圧により空乏領域の幅が変化する）、およびMEMSキャパシタ（マイクロスケール構造が静電作動により動的にチューニングされる）により実現される。

ウェハー

半導体材料の薄切りで、通常はシリコン製。集積回路（IC）やその他のマイクロエレクトロニック素子を製造するための基板となる。ウェーハの厚さは約0.7～0.9mmで、直径によって定義される。最も一般的なウェハーの直径は300mmである。

歩留まり

ウェハー上に製作されたチップ総数のうち、良品（つまり完全に機能するもの）の割合。製造プロセスの効率と有効性の指標となる。